D-fine, Planqc & QC Design unterstützen R-QIP | FPGA bei der Implementierung eines Hardware-Decoders für die Quantenfehler-Korrektur

Wir haben per Ausschreibung nach Unterstützung für unser Quantenfehlerkorrektur-Projekt R-QIP | FPGA gesucht. Den Zuschlag hat das Konsortium D-fine, Planqc & QC Design bekommen. Gemeinsam werden sie einen Hardware-Decoder für die Quantenfehler-Korrektur mit Quanten-LDPC-Codes implementieren.

Die Entwicklung schneller Decoder und deren Implementierung auf konkreten Systemen ist eine große Herausforderung und gelingt weltweit derzeit nur wenigen Forschungsgruppen. Das kommerzielle Angebot ist dürftig. Europäische oder gar Anbieter aus Deutschland gibt es (unseres Wissens nach) derzeit nicht. Heute verfügbare Quantencomputer sind oft noch zu klein für eine Quantenfehlerkorrektur. Für zukünftige Quantencomputer sind Decoder aber Schlüsseltechnologien für fehlertolerantes Quantencomputing. Gelingt hier die Entwicklung und Vermarktung, wäre dies ein wichtiger Faktor für das Wachstum des deutschen und europäischen Quantencomputing-Ökosystems.

Um die Lieferkettenlücke zu schließen, haben wir im Projekt R-QIP | FPGA die Entwicklung eines performanten Hardware-Decoders für die Ausführung eines vom DLR-Team entwickelten Quantenfehlerkorrektur-Protokolls beauftragt. Der Zuschlag für die Entwicklung ging nun an D-fine, Planqc und QC Design, die nicht nur ein sehr solides Entwicklungskonzept vorgelegt haben, sondern dezidiert auch die notwendige technische Expertise für die Entwicklung von Hardware-Decodern mitbringen.

Hintergrund: Qubits für die Rechnung, klassische Hardware für die Korrektur

Typische Ansätze der Quanten-Fehlerkorrektur nutzen viele physikalische Qubits um durch Redundanz wenige fehlerarme und langlebige sogenannte logische Qubits zu erzeugen. Die eigentliche Fehlerkorrektur entsteht durch ständiges Messen und Korrigieren spontan auftretender Fehler. Der Decoder ist die Einheit, die diese Messsignale aus dem Quantenprozessor aufnimmt und analysiert, Fehler und deren Typ erkennt und noch im laufenden Quantenalgorithmus als Korrektur auf die einzelnen physikalischen Qubits anwendet.

Diese Messung, Analyse und Korrektur eines Fehlers geschieht unter hohem Zeitdruck – typischerweise muss ein Fehler innerhalb einer Gatterzeit bemerkt und behoben sein, damit eine Rechnung fehlerfrei weiterlaufen kann. Aufgrund ihrer Geschwindigkeit sind deshalb spezialisierte Hardware-Decoder notwendig, die aber eng auf den jeweiligen Quantencomputer und dessen Fehlerquellen abgestimmt sein müssen.

Es gibt mehrere Arten, wie man diese Decoder umsetzt. Alle mit ihren eigenen Vor- und Nachteilen. Das Projekt R-QIP | FPGA konzentriert sich auf einen bestimmten Ansatz – LDPC [[512, 174, 8]] – der auf einem handelsüblichen FPGA implementiert und erprobt wird. Darüber hinaus wird das Konsortium verschiedene Decoder testen und benchmarken. Der Vorteil von LDPC sind der deutlich höhere Durchsatz und geringere Overhead gegenüber den aktuell weit verbreiteten sogenannten Surface Codes.

Hintergrund: Quantenspeicher und Fehlerkorrektur

Der in R-QIP | FPGA entwickelte Decoder wird aus etwa 1.000 physischen Qubits 128 fehlerkorrigierte, logische Qubits erzeugen. Genau genommen gilt diese Aussage derzeit aber nur für die Speicherung und nicht für das Rechnen mit Qubits. Der Grund dafür ist, dass mit LDPC-Codes derzeit keine fehlerkorrigierten Gatteroperationen und damit die Grundlage des Quantencomputing erzielt werden können. Für die Speicherung von Qubits sind diese Gatteroperationen aber nicht notwendig, weswegen LDPC greift.

Quantenprozessoren können Qubits sowohl verarbeiten als auch speichern. Der Unterschied liegt darin, ob die Qubits aktiv durch Gatteroperationen manipuliert (Computing) oder durch Fehlerkorrektur – mit minimaler weiterer Veränderung – stabilisiert werden (Speicherung). Für industriell relevante Anwendungen ist eine robuste Quantenfehlerkorrektur sowohl für die Speicherung als auch für die Berechnung unerlässlich.

Die Prozessierung und Speicherung von Qubits kann auf einem ausreichend großen Quantenprozessor auch gleichzeitig und nebeneinander passieren. Zukünftig dürften aber, wie beim klassischen Computer, Prozessierung und Speicherung auf unterschiedlicher, spezialisierter Hardware durchgeführt werden. Leistungsfähige Hardware-Decoder werden in beiden Fällen eine wichtige Rolle spielen.

Dass LDPC-Codes auch für die Fehlerkorrektur beim Quantenrechnen genutzt werden können, ist aber nur eine Frage von Zeit, Forschung und Entwicklung: Die ersten Konzepte werden bereits erprobt.

---